Authors

Pavel Lafata

Abstract

Jazyk VHDL představuje dnes jeden ze dvou popisných typů jazyků určených pro návrh, syntézu a simulaci logických obvodů implementovaných v rámci programovatelných hradlových polí a obvodů. Syntaxe jazyka VHDL do značné míry připomíná jiné běžné programovací jazyky, avšak díky svému použití pro hradlová pole a logické obvody činí samotnou filozofii návrhu a popis obvodů do značné míry odlišnou a specifickou. V tomto textu budou uvedeny základy a úvod do tohoto popisného jazyka. Čtenář se seznámí se samotným způsobem popisu a se skladbou VHDL modulu. Ve dvojici navazujících textů „Úvod do jazyka VHDL II“ a „Úvod do jazyka VHDL III“ pak budou následovat popisy datových typů, objektů a jejich atributů a bude doplněna syntaxe častých příkazů a částí kódů pro realizaci logických obvodů.

license

Creative Commons BY-SA 4.0