V předchozím textu „Úvod do jazyka VHDL I“ jsme si vysvětlili základní filozofii jazyka, definovali jsme si tři typy popisů logických obvodů a složení typického modulu VHDL z bloků entity, architektury, případně komponent. V tomto textu navážeme a budeme se věnovat datovým typům a objektům v jazyce VHDL, jako je signál, proměnná a konstanta, a také portům entity. V další kapitole si pak popíšeme hlavní operátory a operace definované v základní knihovně STD_LOGIC_1164. Na oba texty „Úvod do jazyka VHDL I“ a „Úvod do jazyka VHDL II“ navážeme pak dalším s popisem a syntaxí častých příkazů a částí kódů pro realizaci logických obvodů.