Pojem multiplexování (opakem je demultiplexování) obecně představuje proces sdružování, například signálů nebo informací apod., do jednoho celku tak, aby je bylo možno opět od sebe jednoznačně oddělit (tedy demultiplexovat).

Typický příklad na využití multiplexace a demultiplexace lze nalézt v telekomunikační technice. Kdy mezi obvykle dvěma vzdálenými místy máme pouze jeden komunikační kanál, ale na vstupu kanálu máme více informačních zdrojů. Na výstupu z komunikačního kanálu pak máme adekvátní počet příjemců informací. Procesem multiplexace, tedy jasně definovaným přiřazováním zdrojů k informačnímu kanálu, přenášíme jejich informace. Na výstupu procesem demultiplexace, se stejně definovaným přiřazováním jako na vstupu, připojujeme ke kanálu přijímače a přenesenou informaci z komunikačního kanálu jim předáváme. Nutnou podmínkou multiplexace/demultiplexace je schopnost rozlišit signály jednotlivých informačních zdrojů. Častým příkladem je frekvenční multiplexování signálů s navzájem rozdílnými frekvencemi, časové multiplexování s oddělenými časovými okamžiky pro vysílání jednotlivých stanic nebo například vlnové multiplexování v případě optických telekomunikací a přenosu optických signálů s různými vlnovými délkami.

V praxi se často do zapojení a realizace multiplexoru přidává tzv. blokovací (řídicí) vstup – E (enable) [3]. Ten slouží k odblokování (povolení) funkce multiplexoru a je obvykle použit v inverzní (negativní) logice [4], tzn., pokud je vstup E ve stavu logická 0, multiplexor pracuje, naopak vstup E ve stavu logická 1 zablokuje činnost multiplexoru. Inverzní logika je použita z toho důvodu, že pro reálný integrovaný obvod s multiplexorem není potřeba na vstup E přivádět napětí (E je uzemněn), pokud má multiplexor fungovat, zatímco pokud chceme multiplexor zablokovat, přivedeme na E kladné napětí odpovídající logické 1.

Úpravu multiplexoru a přidání blokovacího vstupu E znázorňuje obrázek 4.

Pro přidání blokovacího vstupu E vyměníme původní dvouvstupová hradla AND za třívstupová. Z inverzní logiky a pravdivostní tabulky hradla AND vyplývá, že pokud na vstupu E bude hodnota logická 1, bude na výstupu daného hradla vždy hodnota logická 0 nezávisle na hodnotě datového vstupu x₀, x₁ i adresového vstupu a. Na výstupu multiplexoru Q pak bude trvale hodnota logická 0.

Upravená rovnice pro vyjádření výstupu multiplexoru Q s blokovacím vstupem E pak bude:

$Q=\overline{E}\cdot \overline{a}\cdot x_0\vee \overline{E}\cdot a\cdot x_1$ .

Protože jsou multiplexory často využívány v praxi v nejrůznějších logických obvodech, existují rovněž integrované obvody TTL (Transistor–transistor logic) i CMOS (Complementary metal–oxide–semiconductor) s již hotovými multiplexory a není tedy potřeba je zapojovat z jednotlivých hradel NAND, AND či OR [4]. Multiplexor 2 na 1 s blokovacím vstupem tak v katalogu například nalezneme jako integrovaný obvod 74LS157 – 4× v jednom pouzdře multiplexor 2 na 1 realizovaný technologií TTL v řadě Low-power Schottky – nebo například 74HC157 (či 74HCT157) – opět 4× v jednom pouzdře multiplexor 2 na 1 realizovaný tentokráte technologií CMOS, konkrétně v řadě High speed či High speed kompatibilní s úrovněmi TTL.

Stejně jako multiplexor 2 na 1 i multiplexor 4 na 1 je k dispozici přímo v integrovaném obvodu. V katalogu ho lze najít pod označením např. 74LS153 – 2× v jednom pouzdře multiplexor 4 na 1 realizovaný technologií TTL v řadě Low-power Schottky – nebo znovu adekvátně k němu 74HC153 (či 74HCT153) – opět 2× v jednom pouzdře multiplexor 4 na 1 realizovaný technologií CMOS v řadě High speed či High speed kompatibilní s úrovněmi TTL.

Multiplexor 8 na 1 nalezneme v katalogu součástek jako integrovaný obvod 74LS151 nebo například 74HC151 (či 74HCT151) – 1× v jednom pouzdře multiplexor 8 na 1 opět buď v provedení TTL, či CMOS jako výše multiplexory 2 na 1 a 4 na 1.

S ohledem na časté využití v nejrůznějších logických obvodech jsou také některé demultiplexory k dispozici přímo jako integrované obvody. V katalogu tak například nalezneme obvod 74LS155, který představuje 2× v jednom pouzdře demultiplexor 1 na 4 s invertovanými výstupy realizovaný v technologii TTL řady Low-power Schottky, dále např. obvod 74LS154, což je 1× v jednom pouzdře demultiplexor 1 na 16 v téže technologii apod.